

Pipelining	
<b>Instruction Fetch (IF)</b>	nimmt Befehle vom HS auf
<b>Instruction Decode (ID)</b>	decodiert Befehle & Register; schaut in Register & lädt Inhalte
<b>Execute (EX)</b>	führt Operation aus
<b>Memory Access (MA)</b>	macht L/S Befehle im HS
<b>Write Back (WB)</b>	schreibt in Register
<b>Vorteil:</b> Parallelisierung von Operationen	
<b>Nachteil:</b> bei Pipelineflush müssen alle Befehle verwerfend neu geladen werden; ohne Cache immer Cachemiss	

Konflikte	
<b>Write after Write</b>	doppelte Überschreibung
<b>Write after Read</b>	Wert, der noch gebraucht wird, wird überschrieben
<b>Read after Write</b>	falscher Wert wird gelesen

Stalling	
<b>Pipeline Stalling</b>	lässt Operationen einen Takt warten
<b>Result Forwarding</b>	Wert direkt weitergeben; <i>kein Zeitverlust, geht aber nur wenn Wert erreichbar</i>

**Speculative Execution:** raten

Befehlstypen	
Abacus / MIPS	
R / R	3 Register
I / I	2 Register
S / -	1 Register
J / J	0 Register

Stalls	ohne FW	mit FW
arithm.	2	0
L/S	2	1
Branch	3	1
Jump	3	0

**Nakata**

- \* findet min. Anzahl an Registern, die für ein Programm nötig sind
- \* **Knoten == Variable:** set RegNum = 1
- \* **Knoten unäre Operation** und Kind Label r hat: set RegNum = r
- \* **Knoten binäre Operation:** \*  
 $l=r$ : set RegNum = l+1 = r+1  
 $l!=r$ : set RegNum = max(l, r)
- \* funktioniert nicht bei geteilten Registern, z.B.:  
 $(c *x+ b) *x+ a$

CPI				
Befehlstyp	%	mit RAW	CPI	
Sprungbefehle	20%	20%	1 bei jump; 2 bei branch	
Arithmetik	60%	60%	1	
Ladebefehl	20%	0.5*20%	1 wenn Wert darauf nicht gelesen, 2	
MAC		0.5*20%	-	
50% der Ladebefehle erzeugen einen RAW Konflikt				
<b>CPI</b> = $CPI_A * 20 + CPI_{A'} * 60 + CPI_L * (20 - 10) / 100 - (20 - 10)$				

Bitorientierter Cache	
Datawidth	16 entspricht 2 Byte Wortgröße
MemSize	32 HS Größe
Cachesize	8 entspricht 4 Wörter
Blocksize	2 entspricht 1 Wort
SetAssoc	1 entspricht 1 Block pro Satz
<b>direct mapping:</b> jedes Wort genau eine Zuteilung	

Byteorientierter Cache Beispiel			
	tag   adr	valid	
15 sti	1 in adr[0] -	0 -> 1	
\$1, \$0,	> 00 00	0	
16 sti	2 in adr[1] -	0 -> 1	
\$2, \$0,	> 00 01	1	
17 ldi	Mem[1]	1 -> hit	
\$2, \$0,	laden ->	1 00 01	
18 sti	\$3, \$0, 2		
19 sti	\$4, \$0, 3		
20 ldi	\$2, \$0, 1		
21 sti	\$5, \$0, 7		
22 sti	\$6, \$0, 8		
23 sti	7 in adr[9] -	valid = 1 && tag[9] != \$7, \$0, > 10 01 00 aus 16 -> miss	
9			
24 ldi	Mem[1]	Cachemiss	
\$2, \$0,	laden	1	

**Parsertabelle**

**a)** ist das T in unserer FIRST-Menge drin? Dann suche Produktion, welche das T in die FIRST-Menge bringt



## Parsertabelle (cont)

**b)** ist e in FIRST, dann schaue, ob unser T auch in der FOLLOW-Menge drin ist  
Falls ja, nehme e auf

## Lokalitäten

**räumlich:** Adressen, die nah an dem genutzten sind, werden wahrscheinlich wieder genutzt -> *Blöcke*

**zeitlich:** eine Adresse, auf die zugegriffen wird, wird wahrscheinlich in nächster Zeit wieder angesprochen

## Zurückschreibmethoden

**write through:** schreibt immer durch

**write back:** nutzt dirtybit

schreibt zurück, wenn etwas neues eingelagert wird vom HS (oder geladen)

**least recently used:** für *set-oriented*: schreibt in Zeile, die am längsten nicht genutzt wurde

## Graph Coloring

**Spilling:** nutzen den HS

1. Berechnen Read / Write-Menge & Zeilen / Blöcke

2. MayLive berechnen

3. MayUsed bestimmen

4. Zeilenweise den Schnitt nehmen

5. alle in der selben Menge haben Beziehung zueinander

6. Assembler-Code produzieren

\* werden x Farben benötigt, dann ist Codierung auch mit x Registern möglich

## Cacheadressierung

	Byte	Block	$N_k$ -set
#index	$\log_2(\text{Cachegr.})$	$s_k$	$s_k - n_k$

## Cacheadressierung (cont)

#tag	$\log_2(\text{HSGr}) - \text{#adr}$	al- ( $s_k + b$ )	al-( $s_k - n_k + b$ )
------	-------------------------------------	----------------------	------------------------

#offset	-	b	b
---------	---	---	---

#gl. tags	#Zeilen im Cache	$\text{size}_k$	$\text{size}_k / N_k$
-----------	------------------	-----------------	-----------------------

Sätze	-	$\text{size}_k$	$\text{size}_k / N_k$
-------	---	-----------------	-----------------------

$\text{size}_k = \text{\#Blöcke im Cache}$

$s_k: \text{size}_k = 2^{s_k} \text{ Blöcke}; B = \text{Blockgröße in Byte};$

$b: B = 2^b; a_l = \text{Bits für Adressraum}$

$n_k: N_k = 2^{n_k}; N_k = \text{\#Blöcke im Satz}$

Adressberechnung

$\text{adr}(x) = x \bmod (\text{Cachelines}); \text{tag}(x) = x \text{ div } (\text{CL});$

$\text{adr}(x) = (x \text{ div } 2^b) \text{ div } 2^{s_k}; \text{tag}(x) = (x \text{ div } 2^b) \bmod 2^{s_k}$

$\text{adr}(x) = (x \text{ div } 2^b) \text{ div } 2^{s_k - n_k}$

$\text{tag}(x) = (x \text{ div } 2^b) \bmod 2^{s_k - n_k}$

## Blockorientierter Cache

\* direct mapping

\* Laden & Speichern gesamter Blöcke

+ nutzen aus, dass "nahe" Werte abhängig voneinander sind -> kein unnötiges Laden

- blöd, wenn diese unabhängig sind

## Blockorientierter Cache Beispiel

**15 sti \$1, \$0, 0**

Mem[0] -> 00|0|0 = tag | in welchem Block | in welcher Zeile im Block

**21 sti \$5, \$0, 7**

Mem[7] -> 01|1|1

Cachemiss 00!=01

-> laden den Block on den HS zurück, um neuen Wert speichern zu können

## Satzassoziativer Cache

\* kein direct mapping

\* darf sich aussuchen, in welchen Block + reinspeichern angenehmer, da freie Platzwahl

- suchen aufwändiger, da wir alle Blöcke im Set durchgehen müssen

\* 1-way -> blockorientiert, da nur ein Block und somit keine Platzwahl

## Top-Down-Parsing

Stack	input	action
\$S	bbabbbb\$	expand S -> bSbb
\$bbSb	bbabbbb\$	match
\$bbS	babbbb\$	expand S -> bSbb
\$bbbbSb	babbbb\$	match
\$bbbbS	abbbb\$	expand S -> A
\$bbbbA	abbbb\$	expand A -> aB
\$bbbbBa	abbbb\$	match
\$bbbbB	bbbb\$	expand B ->
\$bbbb	bbbb\$	match
\$bbb	bbb\$	match
\$bb	bb\$	match
\$b	b\$	match
\$	\$	match

S -> bSbb | A

A -> aB

B -> A |

**bbabbbba in Sprache?**

## First & Follow Beispiel

	FIRST	FOLLOW
S	b, a	\$, FIRST(b)e aus FOL(S): <b>b</b>
A	a	FOL(S) aus FOL(A): <b>\$, b</b>
B	a,	FOL(A) aus FOL(B): <b>\$, b</b>
a	a	-
b	b	-



By Everdeen

[cheatography.com/everdeen/](https://cheatography.com/everdeen/)

Published 28th March, 2018.

Last updated 28th March, 2018.

Page 2 of 3.

Sponsored by **ApolloPad.com**

Everyone has a novel in them. Finish Yours!

<https://apollopad.com>

## Caches

\* Cache wird bei L/S Befehlen angesprochen

\* alles in binär

**dirtybit:** Cache konsistent zum HS?

Ja: 0; Nein: 1

**validbit:** ist ein Datum in der Adresse?

Ja: 1; Nein: 0

**Blockorientiert:** es werden nur Teile im Block überschrieben

**Set-orientiert:** freie Auswahl in Adresse

**Cache-hit:** valid = 1 & tag(i) == tag(i')

**miss:** valid = 0 || valid = 1 & tag(i) != tag(i')

**Trefferquote:** #hit/#miss

**Average Acces Time:** Hitrate\*time(hit) + (1-Hitrate\*time(miss))

**Miss-Penalty:** extra delay durch HS-Zugriff

## First & Follow

### FOLLOW:

\$ aus FOL(S)

A->aBb: FIRST(b)/e aus FOL(B)

A->aB: FOL(A) aus FOL(B)

A->aBb, e aus FIRST(b): FOL(A) aus FOL(B)

## Data Flow Analyse

**Basic Block:** \* Zeile nach einem if bildet neuen Block

\* if goto a bildet neuen Block an Zeile a

-> erste Zeile im neuen Block

-> \*nur bei goto keine Beziehung zum

nachfolgenden Block

**Read-Menge:** nehmen von allen Reads die raus, die wir im eigenen Block vorher schreiben

**Write-Menge:** alle geschriebenen Variablen

## Variablen

\* auf Klammerung achten

\* am Besten Formeln aufschreiben

**May Live:** \* backwards analysis

Live(l) = Read(l) ∪ ∪<sub>l' -> l</sub> (Live(l') \ Write(l)),

l' folgender Block

**Must Live:** \* backwards

MLive(l) = Read(l) ∪ ∪<sub>l' -> l</sub> (MLive(l') \

Write(l))

**MayUsed:** \* forwards

U(l) = Read(l) ∪ ∪<sub>l' -> l</sub> (U(l') ∪ Write(l))

**MustUsed:** \* forwards

MustU(l) = Read(l) ∪ ∪<sub>l' -> l</sub> (MustU(l') ∪

Write(l))

**Busy:** \* backwards

B(l) = Read(l) ∪ ∪<sub>l' -> l</sub> (B(l') \ Write(l))

## Pipeline

**CISC** register memory architecture  
*machinewords different length \* many complex\* irregular instructions*

**RISC** register register architecture as few as possible & as regulas as possible  
instructions \* machine words same length

shared subtrees in syntaxtrees: DAG

-> *optimaler code für DAGs ist NP-vollständig*

**MSB (Most Significant Bit):** linkstes Bit (höchste Potenz)

**LSB (Least):** rechts

**vollasoziiert:** wenn Cache 1 Satz (freie Speicherwahl)

n-fach assoziativ: n = N/k

**Bootstrapping:** Aneinanderschalten von Compilern

-> kein extra Compiler

**L/S-Architektur:** Befehlssatz

Daten-Speicherzugriffe nur mit L/S Befehlen

-> RISC

-> CISC hat auch ALU (arithmetic & logic unit)

## Virtueller Speicher

\* **TLB:** Translation-Lookaside Buffer

\* **Pagetable** ist im HS



By Everdeen

[cheatography.com/everdeen/](https://cheatography.com/everdeen/)

Published 28th March, 2018.

Last updated 28th March, 2018.

Page 3 of 3.

Sponsored by **ApolloPad.com**

Everyone has a novel in them. Finish Yours!

<https://apollopad.com>